特許
J-GLOBAL ID：200903035370219455
積層セラミック回路基板の製造方法
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-148282
公開番号（公開出願番号）：特開平8-018236
出願日： 1994年06月29日
公開日（公表日）： 1996年01月19日
要約：
【要約】【目的】 内部配線パターンの精度が向上し、高密度配線化が可能であり、しかも、製造工程が画一化して生産性が高い積層セラミック回路基板の製造方法である。【構成】 本発明の積層体1は、(1)光硬化可能なモノマーを有するセラミックスリップ材の塗布・印刷・乾燥処理してセラミック層1a〜1eとなる塗布膜10a〜10eを形成し、(2)前記塗布膜10a〜10eにビアホール導体3となる貫通凹部30を形成するために、選択的な露光処理・現像処理し、(3)前記塗布膜10a〜10e上に、光硬化可能なモノマーを有する導電性ペーストの印刷・乾燥処理して、貫通凹部30にビアホール導体3となる導体31を充填するとともに、内部配線パターン2となる全面導体膜20を形成し、(4)前記全面導体膜20に、内部配線パターン2となる所定形状の導体膜21を形成するために、選択的な露光処理・現像処理し、(1)〜(4)を順次繰り返えし、積層体1を形成し、その後焼成処理する工程を含む層セラミック基板10の製造方法である。
請求項（抜粋）：
複数のセラミック層を積層して成る積層体内の各層間に、内部配線パターンを配置するとともに、各層に前記内部配線パターン間を接続するビアホール導体を配置して成る積層セラミック回路基板の製造方法において、前記支持基板上に(1)光硬化可能なモノマーを有するセラミックスリップ材の塗布・印刷・乾燥処理してセラミック層となる塗布膜を形成する工程、(2)前記塗布膜にビアホール導体となる貫通凹部を形成するために、選択的な露光処理・現像処理する工程、(3)前記塗布膜上に、光硬化可能なモノマーを有する導電性ペーストの印刷・乾燥処理して、貫通凹部にビアホール導体となる導体を充填するとともに、内部配線パターンとなる全面導体膜を形成する工程、(4)前記全面導体膜に、内部配線パターンとなる所定形状の導体膜を形成するために、選択的な露光処理・現像処理する工程、を順次繰り返えし、積層体を形成する工程と、前記支持基板上から前記積層体を剥離する工程と、前記積層体を焼成する工程とを含む積層セラミック基板の製造方法。
引用特許：
前のページに戻る
