スタテイツクランダムアクセスメモリ

発明者：
出願人/特許権者：
代理人 (1件)：田辺恵基
公報種別：公開公報
出願番号（国際出願番号）：特願平4-137946
公開番号（公開出願番号）：特開平5-308134
出願日： 1992年04月30日
公開日（公表日）： 1993年11月19日
要約：

【要約】 (修正有)【目的】本発明はスタテイツクランダムアクセスメモリにおいて、従来に比してソフトエラーに対する耐性を向上させると共に、書き込み時間に要する時間を一段と短縮する。【構成】スイツチングトランジスタQ10を第1又は第2のゲート電極と容量C1との間に設け、データ保持状態では当該スイツチングトランジスタをオン動作させ、データ書込状態ではスイツチングトランジスタをオフ動作させる。これによりデータ保持状態においてはメモリセルにα線が入射して第1又は第2の接続中点に保持されている電荷が引き抜かれる場合にも容量を介して当該第1又は第2の接続中点の電位を回復させることができ、またデータ書込状態においては容量の存在を見かけ上なくすことにより時定数が大きくなつてデータの書き込みに要する時間を長くなるおそれを有効に回避することができる。

請求項（抜粋）：

配線を介して互いに接続される第1のNチヤネルMOSトランジスタ及び第1のPチヤネルMOSトランジスタで構成される第1の相補形MOSインバータと、配線を介して互いに接続される第2のNチヤネルMOSトランジスタ及び第2のPチヤネルMOSトランジスタで構成され、上記第1の相補形MOSインバータにフリツプフロツプ構成に接続される第2の相補形MOSインバータと、ワード線をゲート入力とすると共に、上記第1のNチヤネル及びPチヤネルMOSトランジスタの第1の接続中点に接続され、第1のビツト線との間で読みだし又は書き込みデータを転送する第1のアクセストランジスタと、上記ワード線をゲート入力すると共に、上記第2のNチヤネル及びPチヤネルMOSトランジスタの第2の接続中点に接続され、第2のビツト線との間で読みだし又は書き込みデータを転送する第2のアクセストランジスタと、上記第1の相補形MOSインバータの第1のゲート電極及び第2の相補形MOSインバータの第2のゲート電極を互いに接続する容量と、PチヤネルMOSトランジスタで構成され、上記第1又は第2のゲート電極のいずれか一方と上記容量とを互いに接続するスイツチングトランジスタとを具え、上記配線はポリシリコンで形成され、上記スイツチングトランジスタはデータ保持状態でオン動作し、データ書込状態でオフ動作することを特徴とするスタテイツクランダムアクセスメモリ。

前のページに戻る