特許

J-GLOBAL ID：200903035406201930

半導体装置の製造方法

発明者： 小 池 英 敏
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-179196
公開番号（公開出願番号）：特開平7-037992
出願日： 1993年07月20日
公開日（公表日）： 1995年02月07日
要約：

【要約】【目的】 金属シリサイドとN+ およびP+ 多結晶シリコンの積層配線をゲート電極として使用した場合でも相互拡散によるMOSFETのしきい値の変動を可及的に抑えることを可能にする。【構成】 素子分離領域4およびゲート絶縁膜5が形成された半導体基板1上にアモルファスシリコン層を形成する工程と、第1のMOSFETが形成される領域上のアモルファスシリコン層6aに第1導電型の不純物を注入し、第2のMOSFETが形成される領域上のアモルファスシリコン層6bに第2導電型の不純物を注入する工程と、熱処理することによってアモルファスシリコン層を多結晶シリコン層7、8にする工程と、この多結晶シリコン層上に金属シリサイド層9を形成した後、この金属シリサイド層および多結晶シリコン層をパターニングしてゲート電極を形成する工程と、を備えていることを特徴とする。

請求項（抜粋）：

素子分離領域およびゲート絶縁膜が形成された半導体基板上にアモルファスシリコン層を形成する工程と、第1のMOSFETが形成される領域上の前記アモルファスシリコン層に第1導電型の不純物を注入し、第2のMOSFETが形成される領域上の前記アモルファスシリコン層に第2導電型の不純物を注入する工程と、熱処理することによって前記アモルファスシリコン層を多結晶シリコン層にする工程と、この多結晶シリコン層上に金属シリサイド層を形成した後、この金属シリサイド層および多結晶シリコン層をパターニングしてゲート電極を形成する工程と、を備えていることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/8238 ,  H01L 27/092

引用特許：

審査官引用 (3件)

• 特開平4-057322
  
• 特開昭62-210664
  
• 特開平3-041762