特許
J-GLOBAL ID：200903035413502520

半導体装置の製造方法

発明者：
篠宮 日出雄

篠宮 日出雄 について

, 
瀬田 渉二

瀬田 渉二 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-069230
公開番号（公開出願番号）：特開2001-257156
出願日： 2000年03月13日
公開日（公表日）： 2001年09月21日
要約：
【要約】【課題】 十分なリソグラフィマージンが確保し、かつ、ドライエッチング時のマスク材としての膜厚を確保する。【解決手段】 第1のレジスト膜12上に第2のレジスト膜13を形成し、この第2のレジスト膜13がパターニングされる。その後、全面にSOG膜14を形成し、第2のレジスト膜13を覆う。次に、ドライエッチングにより、SOG膜14、第2のレジスト膜13、第1のレジスト膜12を除去し、SOG膜14と第1のレジスト膜12をパターニングする。次に、パターニングされた第1のレジスト膜12をマスクとして、溝を形成する。
請求項（抜粋）：
絶縁膜上に第1の有機層を形成する工程と、前記第1の有機層上に第2の有機層を形成する工程と、前記第2の有機層をパターニングする工程と、全面にシリコン酸化膜又は金属を含有する無機膜を形成し、前記第2の有機層を覆う工程と、ドライエッチングにより、前記シリコン酸化膜又は金属を含有する無機膜、前記第2の有機層、前記第1の有機層を除去し、前記第1の有機層と前記シリコン酸化膜又は金属を含有する無機膜をパターニングする工程と、前記パターニングされた第1の有機層をマスクとして、前記シリコン酸化膜又は金属を含有する無機膜と前記絶縁膜を除去し、前記パターニングされた第1の有機層の表面を露出するとともに前記絶縁膜内に溝を形成する工程と、前記第1の有機層を除去する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/027 ,  G03F 7/40 521 ,  H01L 21/3065
FI (4件)：
G03F 7/40 521 ,  H01L 21/30 573 ,  H01L 21/30 574 ,  H01L 21/302 J
Fターム (27件)：
2H096AA25 ,  2H096BA01 ,  2H096CA07 ,  2H096EA06 ,  2H096HA03 ,  2H096HA13 ,  2H096HA14 ,  2H096HA15 ,  5F004AA16 ,  5F004DB03 ,  5F004DB23 ,  5F004DB24 ,  5F004DB25 ,  5F004DB26 ,  5F004DB27 ,  5F004EA02 ,  5F004EA06 ,  5F004EA22 ,  5F004EA38 ,  5F004EB03 ,  5F046AA09 ,  5F046AA20 ,  5F046NA01 ,  5F046NA06 ,  5F046NA07 ,  5F046NA17 ,  5F046PA07
引用特許：
審査官引用 (13件)
全件表示

前のページに戻る

TOP

BOTTOM