特許
J-GLOBAL ID：200903035414056478
半導体装置
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-341930
公開番号（公開出願番号）：特開平7-170166
出願日： 1993年12月13日
公開日（公表日）： 1995年07月04日
要約：
【要約】【目的】 プルダウンMOSFET又はプルアップMOSFETを含みしかも入力用外部端子がいかなるレベルとされる場合でもその入力電流及び貫通電流を防止しうる入力回路ICを実現する。これにより、入力回路ICを搭載する通信用大規模集積回路装置等の低消費電力モードにおけるスタンバイ電流を削減し、その低消費電力化を推進するとともに、通信用大規模集積回路装置のユーザに対する制約条件を解き、その利便性を高める。【構成】 入力回路ICを構成するプルダウンMOSFETN3を、通信用大規模集積回路装置が低消費電力モードとされるとき選択的にハイレベルとされる内部制御信号PDに従って選択的にオフ状態とするとともに、その入力論理ゲートを、例えば内部制御信号PDがハイレベルとされることで選択的に非伝達状態とされかつその出力信号レベルがプルアップMOSFETP3を介してハイレベルに固定されるクロックドインバータCV1によって構成する。
請求項（抜粋）：
実質的に所定の入力用外部端子と第1の電源電圧又は第2の電源電圧との間に設けられ所定の内部制御信号が有効レベルとされるとき選択的にオフ状態とされるプルダウンMOSFET又はプルアップMOSFETと、少なくともその入力端子の一つが上記入力用外部端子に結合されしかも上記内部制御信号が有効レベルとされるとき選択的に非伝達状態とされかつ選択的にその出力信号レベルがハイレベル又はロウレベルに固定される入力論理ゲートとを含む入力回路を具備することを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
