特許

J-GLOBAL ID：200903035442580140

読み出し専用半導体記憶装置

発明者： 上野 智生
出願人/特許権者： 九州日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-269415
公開番号（公開出願番号）：特開平6-096600
出願日： 1992年09月11日
公開日（公表日）： 1994年04月08日
要約：

【要約】【目的】 データ書替可能な読み出し専用半導体記憶装置において、データの書き込み状態および消去状態におけるトランジスタのしきい値を直接認識しうるようにする。【構成】 メモリセル・アレイ内のトランジスタのうちいくつかのトランジスタは、図1の(a)に示すように、評価用兼用トランジスタとして用いられる。通常モードにおいては、制御信号入力端子CNTにLレベルの信号を入力する。この場合にはトランスファゲートT14、T15がオンして図1の(b)に示す状態となり通常のメモリセルとして動作させることができる。評価モード時には端子CNTにHレベルの信号を入力する。この場合には、トランスファゲートT11〜T13がオンするので図1の(c)に示す回路が構成され、ドレインがプルアップされ、かつゲート、ドレインにアクセスが可能となる。

請求項（抜粋）：

データの消去および書き込みによりしきい値電圧を変化させることのできるメモリセル・トランジスタを複数個有する読み出し専用半導体記憶装置において、前記メモリセル・トランジスタの中から評価用に選択された評価用兼用メモリセル・トランジスタまたは前記メモリセル・トランジスタとは別に設けられた、前記メモリセル・トランジスタと同等の構造を有する評価用トランジスタが、選択された、(1) 該トランジスタに対し書き込みを行うことのできる通常モード、または、(2) 該トランジスタのしきい値を測定することのできる評価モード、のいずれかのモードで動作させることができるように構成されていることを特徴とする読み出し専用半導体記憶装置。

IPC (3件)：

G11C 29/00 303 ,  G11C 16/06 ,  H01L 27/115

FI (2件)：

G11C 17/00 309 E ,  H01L 27/10 434

引用特許：

審査官引用 (3件)

• 特開平4-162296
  
• 特開平1-114000
  
• 特開昭61-096600