特許
J-GLOBAL ID：200903035448261020
半導体記憶装置
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平4-056185
公開番号（公開出願番号）：特開平6-150670
出願日： 1992年02月06日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 書き込み特性の改善を図った半導体記憶装置を提供する。【構成】 フローティングゲートに情報電荷を注入することにより書き込み動作が行われる記憶素子がワード線とデータ線の交点にマトリックス配置を備え、データ線の選択動作を行うYゲートを介して設けられる書き込み負荷回路の出力電圧を、上記データ線に含まれる抵抗成分による電圧降下分を補うよう調整可能にする。【効果】 データ線の抵抗成分による電圧降下分を書き込み負荷回路側で補償するものであるから記憶素子の書き込み特性の改善が可能になる。
請求項（抜粋）：
フローティングゲートに情報電荷を注入することにより書き込み動作が行われる記憶素子がワード線とデータ線の交点にマトリックス配置されてなるメモリアレイと、データ線の選択動作を行うYゲートを介して設けられる書き込み負荷回路とを含み、上記データ線に含まれる抵抗成分による電圧降下分を補うよう書き込み負荷回路の出力電圧を調整可能にすることを特徴とする半導体記憶装置。
IPC (2件)：
G11C 16/06
, H01L 27/10 481
