特許

J-GLOBAL ID：200903035455890377

半導体記憶装置及びその製造方法

発明者： 江口 和弘 ,  青山 知憲 ,  山崎 壮一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-131883
公開番号（公開出願番号）：特開平11-330388
出願日： 1998年05月14日
公開日（公表日）： 1999年11月30日
要約：

【要約】【課題】 キャパシタの電極を改良することにより誘電体膜の薄膜化を可能とする。【解決手段】 一対の電極103、105とこの一対の電極間に挟まれた誘電体膜104とによって構成されたキャパシタを有する半導体記憶装置において、少なくとも一方の電極が、複数の金属元素からなる非晶質の金属膜、或いは少なくとも一つの金属元素の酸化物からなる非晶質の金属酸化物膜によって構成されている。

請求項（抜粋）：

一対の電極とこの一対の電極間に挟まれた誘電体膜とによって構成されたキャパシタを有する半導体記憶装置において、前記一対の電極の少なくとも一方が複数の金属元素からなる非晶質の金属膜によって構成されていることを特徴とする半導体記憶装置。

IPC (4件)：

H01L 27/10 451 ,  H01L 21/28 301 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 27/10 451 ,  H01L 21/28 301 Z ,  H01L 27/10 621 Z ,  H01L 27/10 651