特許

J-GLOBAL ID：200903035457060398

半導体装置およびその製造方法

発明者： 池田 龍彦 ,  庭野 和人
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-316769
公開番号（公開出願番号）：特開平7-169867
出願日： 1993年12月16日
公開日（公表日）： 1995年07月04日
要約：

【要約】【目的】 高速動作が可能な、バイポーラトランジスタと電界効果トランジスタとを含む半導体装置およびその製造方法を提供する。【構成】 外部ベース層14a,14bの接合深さと真性ベース層15の接合深さとを、PチャネルMOSトランジスタのソース/ドレイン領域13a,13bの接合深さよりも浅くなるように形成する。

請求項（抜粋）：

電界効果トランジスタとバイポーラトランジスタとを備えた半導体装置であって、前記電界効果トランジスタは、主表面を有する半導体層と、前記半導体層の主表面上にチャネル領域を挟むように所定の間隔を隔てて形成された第1の接合深さを有する第1導電型の1対のソース/ドレイン領域と、前記チャネル領域上に形成されたゲート電極とを含み、前記バイポーラトランジスタは、主表面を有する第2導電型のコレクタ層と、前記コレクタ層の主表面上の所定領域に形成され、前記第1の接合深さよりも浅い第2の接合深さを有する第1導電型の外部ベース層と、前記コレクタ層の主表面上に前記外部ベース層と連続するように形成され、前記第1の接合深さよりも浅い第3の接合深さを有する第1導電型の真性ベース層と、前記真性ベース層の主表面上に形成された第2導電型のエミッタ層とを含む、半導体装置。

IPC (2件)：

H01L 21/8249 ,  H01L 27/06

引用特許：

審査官引用 (3件)

• 特開平4-124833
  
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平3-227634   出願人：株式会社日立製作所
• 特開平4-276653