特許

J-GLOBAL ID：200903035475086515

半導体装置およびそのレイアウト方法

発明者： 片桐 大介 ,  岩渕 勝
出願人/特許権者： 株式会社日立製作所 ,  日立北海セミコンダクタ株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-293609
公開番号（公開出願番号）：特開2002-110798
出願日： 2000年09月27日
公開日（公表日）： 2002年04月12日
要約：

【要約】【課題】 機能素子とコンデンサの間を接続する電源電位の電源線と接地電位の接地線の抵抗値を所望の値にすることができ、またコンデンサの配置を半導体装置内部のマクロセルの配置によって個別に検討する必要なしに実現することができる半導体装置およびそのレイアウト方法を提供する。【解決手段】 コンデンサ付き機能素子の機能セルを含むマクロセルと、コンデンサ付き機能素子の機能セルを含まないマクロセルからなる半導体装置であって、マクロセルに含まれるコンデンサ付き機能素子の機能セルは、最小セル単位のドライバセルとされ、インバータからなる機能素子1と、クロックドインバータからなる機能素子2と、コンデンサ3などからなり、最小セル単位である機能セル内で機能素子1,2の電源電位(VCCL)と接地電位(VSSL)との間にコンデンサ3が付加されて構成されている。

請求項（抜粋）：

複数の論理機能素子からなる回路ブロックを複数有する半導体装置であって、前記回路ブロックは、1つまたは複数の論理機能素子と、この1つまたは複数の論理機能素子の電源電位と接地電位との間に接続されたコンデンサとからなるコンデンサ付き論理機能素子を有することを特徴とする半導体装置。

IPC (5件)：

H01L 21/82 ,  G06F 17/50 658 ,  G06F 17/50 ,  H01L 27/04 ,  H01L 21/822

FI (6件)：

G06F 17/50 658 K ,  G06F 17/50 658 V ,  H01L 21/82 B ,  H01L 21/82 D ,  H01L 27/04 C ,  H01L 27/04 H

Fターム (31件)：

5B046AA08 ,  5B046BA05 ,  5F038AC04 ,  5F038AC05 ,  5F038AC17 ,  5F038BH02 ,  5F038BH03 ,  5F038BH13 ,  5F038CA02 ,  5F038CA03 ,  5F038CA07 ,  5F038CA17 ,  5F038CD02 ,  5F038CD12 ,  5F038CD13 ,  5F038DF14 ,  5F038EZ09 ,  5F038EZ20 ,  5F064AA04 ,  5F064CC12 ,  5F064CC23 ,  5F064DD02 ,  5F064DD03 ,  5F064DD05 ,  5F064DD07 ,  5F064DD13 ,  5F064DD14 ,  5F064EE44 ,  5F064EE52 ,  5F064HH06 ,  5F064HH12

引用特許：

審査官引用 (2件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平9-348076   出願人：株式会社東芝
• 特開昭64-074737