特許

J-GLOBAL ID：200903035482717164

パッケージ

発明者： 山川 晃司 ,  安本 恭章 ,  須藤 俊夫 ,  久野 勝美
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-045408
公開番号（公開出願番号）：特開平5-243422
出願日： 1992年03月03日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】本発明は、部品点数を減少できると共に、簡略された構造を有する信頼性の高いパッケージを提供しようとするものである。【構成】表面に複数の薄膜導体層25が形成されたシリコン基材23を有する回路基板22と、前記回路基板22の薄膜導体層25に接続・搭載された電子部品26と、前記薄膜導体層25にろう接合された入出力用リード部28とを具備したことを特徴としている。

請求項（抜粋）：

表面に所望のパターン形状を有する薄膜導体層が形成されたシリコン基材を有する回路基板と、前記回路基板の薄膜導体層に接続・搭載された電子部品と、前記薄膜導体層にろう接合された入出力用リード部とを具備したことを特徴とするパッケージ。