パワーオンリセット回路

発明者：
出願人/特許権者： ,
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-050211
公開番号（公開出願番号）：特開平9-246934
出願日： 1996年03月07日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】従来のパワーオンリセット回路では、電源ラインにノイズが乗ったり、電源が瞬間的に断絶した場合に回路が誤動作してリセット信号が出ないように、コンデンサあるいは抵抗を大きくして放電時間を延ばそうとしても、集積回路に収容できるコンデンサや抵抗の大きさに制限があった。【解決手段】電圧レギュレータ回路4および電源立ち上がりのときはオンし立ち下がりのときはオフするトランジスタ5を従来のパワーオンリセット回路に付け加えて、放電時間を延ばす。

請求項（抜粋）：

電源ラインと接地間に接続された電圧レギュレータ回路と、ドレインが前記電圧レギュレータ回路の出力端と接続され、ゲートが電源ラインが接続されたnチャネルMOSトランジスタと、一端が前記nチャネルMOSトランジスタのソースと接続された抵抗と、一端が前記抵抗の他端と接続され、他端が接地されたコンデンサと、前記抵抗と前記コンデンサの接続点に入力端が接続されたインバータとを具備することを特徴とするパワーオンリセット回路。

IPC (3件)：

H03K 17/22 , G06F 1/30 , G06F 1/24

FI (3件)：

H03K 17/22 E , G06F 1/00 341 V , G06F 1/00 351

前のページに戻る