特許
J-GLOBAL ID：200903035506304265
並列プロセッサ及びシリアル/パラレル変換器
発明者：
出願人/特許権者：
代理人 (1件)：
松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平4-280020
公開番号（公開出願番号）：特開平6-131310
出願日： 1992年10月19日
公開日（公表日）： 1994年05月13日
要約：
【要約】【目的】 データがプロセッサエレメントの数より少ない時の縦方向の画像データ同士の演算を可能にする。【構成】 例えば、入力用シフトレジスタ内のポインタ発生回路24はオン信号(ポインタ)をM/2サイクル毎に発生することにより、データFm、Gm、...をm番目のレジスタ22m 及びm+M/2番目のレジスタ22m+M/2 の合計2箇所に格納することが出来る。これにより、データFm及びGmを同一の入力用メモリ3m に格納することが出来、従来不可能であった縦方向の演算も可能となる。また、この時、例えば、2h番目の水平期間のデータに対する演算は、1〜M/2番目のプロセッサエレメント(演算回路51 〜5M/2 )で行われ、2h+1番目の水平期間のデータに対する演算は、M/2+1〜M番目のプロセッサエレメント(演算回路5M/2+1 〜5M )で行われる。
請求項（抜粋）：
入力端子からシリアルに入力されてくる複数のデータをシリアル/パラレル変換器に入力し、上記シリアル/パラレル変換器のパラレル出力を複数のプロセッサエレメントに並列に供給し、これらのデータが上記プロセッサエレメントにて演算処理され、上記プロセッサエレメントから並列に出力される演算処理された複数のデータをパラレル/シリアル変換器に並列に入力し、上記パラレル/シリアル変換器の出力を出力端子から出力する並列プロセッサにおいて、上記シリアル/パラレル変換器の異なる出力端子から同じデータを出力することを特徴とする並列プロセッサ。
IPC (5件)：
G06F 15/16 390
, G06F 15/66
, G06F 15/80
, H03M 9/00
, H04N 5/14
