特許
J-GLOBAL ID：200903035533462328

表示制御用半導体集積回路

発明者：
飯塚 勝

飯塚 勝 について

, 
白石 伊織

白石 伊織 について

, 
辻 壯介

辻 壯介 について

, 
金野 洋仁

金野 洋仁 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2006-057105
公開番号（公開出願番号）：特開2007-233880
出願日： 2006年03月03日
公開日（公表日）： 2007年09月13日
要約：
【課題】 RAMを内蔵した液晶表示制御用半導体集積回路において、占有面積をそれほど増大させることなくRAMに含まれる欠陥ビットを救済し、歩留まりを向上させることができるようにする。【解決手段】 チップ内部に表示データを記憶するRAMを内蔵し、該内蔵RAMの記憶容量が駆動する液晶パネルの表示画面の大きさに応じて決定されている液晶コントローラドライバにおいて、欠陥アドレスを設定するヒューズ回路(232)と、ヒューズ回路に設定された欠陥アドレスと入力アドレスとを比較する比較回路(231)とを設ける。そして、アドレスが一致した場合には、入力アドレスを前記予備メモリ領域を指示するアドレスに置き替えてアドレスデコーダに供給する冗長回路(230)を設けるようにしたものである。【選択図】図1
請求項（抜粋）：
nビット(nは整数)のバイナリコードからなるアドレスにより表現可能な2のn乗のアドレス空間よりも小さな記憶領域を有し、該記憶領域に表示データを記憶する読出し書込み可能な表示メモリを内蔵した表示制御用半導体集積回路であって、 前記表示メモリは、表示データを記憶する正規の記憶領域以外に予備の記憶領域を有するように構成され、 前記表示メモリの欠陥を含む領域を前記予備の記憶領域に置き換えることで欠陥救済を行なう救済回路を備え、 前記予備の記憶領域のアドレスは、前記アドレス空間内であって前記正規の記憶領域のアドレス範囲の外側に設定されていることを特徴とする表示制御用半導体集積回路。
IPC (5件)：
G06F 12/16 ,  G09G 5/00 ,  G09G 3/20 ,  G09G 3/36 ,  G02F 1/133
FI (7件)：
G06F12/16 310Q ,  G09G5/00 550M ,  G09G5/00 550X ,  G09G3/20 631M ,  G09G3/20 670Z ,  G09G3/36 ,  G02F1/133 505
Fターム (38件)：
2H093NC16 ,  2H093NC25 ,  2H093NC26 ,  2H093NC27 ,  2H093NC28 ,  2H093NC50 ,  5B018GA04 ,  5B018HA24 ,  5B018KA17 ,  5B018MA00 ,  5C006AF02 ,  5C006AF03 ,  5C006AF04 ,  5C006AF44 ,  5C006AF53 ,  5C006AF65 ,  5C006BC16 ,  5C006BF02 ,  5C006FA00 ,  5C080AA10 ,  5C080BB05 ,  5C080DD09 ,  5C080EE29 ,  5C080FF09 ,  5C080GG14 ,  5C080GG15 ,  5C080GG17 ,  5C080JJ01 ,  5C080JJ02 ,  5C080JJ04 ,  5C082BB22 ,  5C082BD02 ,  5C082CA85 ,  5C082DA54 ,  5C082DA57 ,  5C082DA64 ,  5C082DA67 ,  5C082MM01
引用特許：
出願人引用 (1件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM