特許
J-GLOBAL ID：200903035540903631
半導体装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
伊藤 洋二
公報種別：公開公報
出願番号（国際出願番号）：特願平8-250299
公開番号（公開出願番号）：特開平9-266310
出願日： 1996年09月20日
公開日（公表日）： 1997年10月07日
要約：
【要約】【課題】 LDMOSを絶縁分離された素子領域に形成した場合のスイッチングノイズの発生を抑制する。【解決手段】 表面電界緩和型のLDMOSを、酸化膜22、23にて絶縁分離した素子領域に形成し、その場合に、LDMOSの最外周領域に、N+ 型基板21bとディープN+ 拡散層26を設けて、その電位を接地又は電源電位に固定するようにした。
請求項（抜粋）：
半導体基板(20、21)の一主表面側に絶縁膜(22、23)により周囲が囲まれて絶縁分離された複数の素子領域が形成され、いずれかの素子領域に負荷駆動用の半導体素子(100)が形成されてなる半導体装置であって、前記半導体素子と前記絶縁膜との間に、前記半導体素子の周囲を囲む電位固定領域(21b、26)が形成されていることを特徴とする半導体装置。
IPC (3件)：
H01L 29/78
, H01L 21/8234
, H01L 27/088
H01L 29/78 301 X
, H01L 27/08 102 A
