特許
J-GLOBAL ID：200903035552374049
同時双方向入出力回路
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平7-117579
公開番号（公開出願番号）：特開平8-316815
出願日： 1995年05月17日
公開日（公表日）： 1996年11月29日
要約：
【要約】【目的】 貫通電流が流れる確率を低下させることが可能な同時双方向入出力回路の提供。【構成】 電圧E1と接地電圧G間に第1のCMOSインバータ5を接続し、電圧E1の2倍の電圧E2と電圧E1間に第2のCMOSインバータ7を接続し、これらの出力端子58,68に信号線70を接続した。いま、入力端子57を低レベル、入力端子67を高レベルにするとMOSトランジスタ51と62がオンとなり、MOSトランジスタ91と61がオフとなる。ところが、MOSトランジスタ51と62のソースにはともに電圧E1が印加されているため、入出力端子58,68はともに中間レベルとなり、MOSトランジスタ51と62間に貫通電流は流れない。
請求項（抜粋）：
第1の電源電圧と基準電圧との間に設けられた第1のCMOSインバータと、前記第1の電源電圧の2倍の電源電圧と前記第1の電源電圧との間に設けられ、前記第1のCMOSインバータの出力と共通接続された出力を有する第2のCMOSインバータとからなることを特徴とする同時双方向入出力回路。
IPC (2件)：
H03K 19/0175
, H03K 19/0948
H03K 19/00 101 S
, H03K 19/094 B
