特許
J-GLOBAL ID：200903035561085254
半導体装置
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-335351
公開番号（公開出願番号）：特開2000-164794
出願日： 1998年11月26日
公開日（公表日）： 2000年06月16日
要約：
【要約】【課題】 2つの半導体チップを積層して樹脂封止を薄型化し、かつ半導体チップの間において生じる浮遊容量を低減させ、電気的特性を向上させる。【解決手段】 TSOP形の半導体装置1は、2つの半導体チップ2,3の裏面がそれぞれ重ね合わされて積層されており、各々の半導体チップ2,3には、クロックイネーブル信号、チップセレクト信号が個別に入力されるクロックイネーブル用アウタリードが設けられ、一方の半導体チップにアクセスする場合に、クロックイネーブル信号、チップセレクト信号を非アクティブ状態とすることによって他方の半導体チップを低消費電力モードに設定する。
請求項（抜粋）：
樹脂封止体と、前記樹脂封止体の内部に位置し、回路形成面に外部端子が形成された2つの半導体チップと、前記樹脂封止体の内外に延在するリードとを有し、前記リードが少なくとも前記樹脂封止体内部において2つに分岐され、分岐された前記一方のリードが前記一方の半導体チップの回路形成面に固定されて、その回路形成面の外部端子に接続され、前記他方のリードが前記他方の半導体チップにおける回路形成面に固定され、その表面の外部端子に接続されており、前記2つの半導体チップが、それぞれ裏面同士を向かい合わせた状態で積層され、前記2つの半導体チップがそれぞれ低消費電力モードとなるチップ制御信号が個別に入力されるチップ制御リードを設けたことを特徴とする半導体装置。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
