半導体集積回路試験装置及びその調整方法

発明者：
出願人/特許権者：
代理人 (1件)：志賀正武 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-249367
公開番号（公開出願番号）：特開2003-057298
出願日： 2001年08月20日
公開日（公表日）： 2003年02月26日
要約：

【要約】【課題】コンパレータの数を削減することで回路規模を小さくすることができるとともに、消費電力の増大も招かず、しかもコストを低減することができる半導体集積回路試験装置及びその調整方法を提供する。【解決手段】半導体デバイスの入力端に試験信号(例えば、アドレス)を供給するドライバ11a,11bと、半導体デバイスの入出力端に試験信号(例えば、データ)を供給するI/O用ドライバ14a,14bと、半導体デバイスに試験信号を供給したときに得られる信号を受信してパス・フェイルを判定するとともに、ドライバ11a,11b又はI/O用ドライバ14a,14bから出力される試験信号のタイミングを測定するコンパレータ16a,16bと、ドライバ11a,11bの調整時にドライバ11a,11bの出力端とコンパレータ16a,16bの入力端とを接続するスイッチ16a,16bとを備える。

請求項（抜粋）：

被試験対象に対して試験信号を供給する試験信号供給装置と、前記被試験対象に対して前記試験信号を供給して得られる信号を受信し、当該信号の妥当性を判定するとともに、前記試験信号供給装置が前記試験信号を供給するタイミングを測定する信号受信装置と、前記試験信号供給装置と前記信号受信装置とが電気的に接続された状態又は切断された状態に設定するスイッチ装置とを備えることを特徴とする半導体集積回路試験装置。

Fターム (5件)：

2G132AA00 , 2G132AE11 , 2G132AE14 , 2G132AG01 , 2G132AL13

前のページに戻る