特許
J-GLOBAL ID：200903035592869717
半導体集積回路
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
福森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-226322
公開番号（公開出願番号）：特開平6-077426
出願日： 1992年08月26日
公開日（公表日）： 1994年03月18日
要約：
【要約】 (修正有)【目的】 金属配線のマスク以外はすべて共通のマスクで、あらゆる論理回路を構成することが可能であり、カスタムLSIの性能を飛躍的に向上させることができる半導体集積回路を提供する。【構成】 複数の入力端子と、少なくとも一つの出力端子とを有し、かつ、同一の回路構成をもった回路ブロックを複数個配置して構成された論理回路を少なくとも一部に含む半導体集積回路において、回路ブロックが、MOS型半導体装置により構成された少なくとも2段のインバータを有するとともに、各ブロック毎にはそれぞれ必要に応じて異なったパターンを有する少なくとも一層の配線パターンが設けられ、配線パターンにより各ブロックの出力信号が入力信号の所定の関数となるように、その関数形が規定されている。
請求項（抜粋）：
複数の入力端子と、少なくとも一つの出力端子とを有し、かつ、同一の回路構成をもった回路ブロックを複数個配置して構成された論理回路を少なくとも一部に含む半導体集積回路において、前記回路ブロックが、MOS型半導体装置により構成された少なくとも2段のインバータを有するとともに、各ブロック毎にはそれぞれ必要に応じて異なったパターンを有する少なくとも一層の配線パターンが設けられ、前記配線パターンにより前記各ブロックの出力信号が入力信号の所定の関数となるように、その関数形が規定されていることを特徴とする半導体集積回路。
IPC (4件)：
H01L 27/10 451
, H01L 27/118
, H01L 27/04
, H03K 19/173 101
