特許
J-GLOBAL ID：200903035601544656
半導体記憶装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-162276
公開番号（公開出願番号）：特開平7-273299
出願日： 1994年07月14日
公開日（公表日）： 1995年10月20日
要約：
【要約】【目的】 記憶データ集積度を高める。【構成】 ワード線22の側面にサイドウォール32を選択的に形成し、これをマスクとしてメモリセルの活性領域24の幅または長さを変化させることでメモリセルのオン電流値を変え、異なる電気的特性を有する複数種類のメモリセルを形成する。【効果】 1メモリセル当たりの記憶データが多値化し、メモリセル数が減る。
請求項（抜粋）：
ゲート、ゲート絶縁膜、活性領域、ソースおよびドレインを有する複数個のメモリセルが配列された半導体記憶装置であって、前記メモリセルのうち少なくとも一部のメモリセルは、前記活性領域のしきい値が他のメモリセルと異なって設定された第0類のメモリセル、前記活性領域に第1の抵抗値を有せしめられた第1類のメモリセル、および前記活性領域に第2の抵抗値を有せしめられた第2類のメモリセルのうちのいずれかに設定される半導体記憶装置。
IPC (3件)：
H01L 27/115
, G11C 17/12
, G11C 16/04
H01L 27/10 434
, G11C 17/00 304 A
, G11C 17/00 305
