特許
J-GLOBAL ID：200903035629475110
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
梶山 佶是 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-348544
公開番号（公開出願番号）：特開平7-193240
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】保護ダイオードの耐圧電圧についてのばらつきが少なく、製造工程が低減できるD-MOSの半導体装置を提供することにある。【構成】D-MOSのチャネル領域を形成するためのウエル領域と並行して保護ダイオードを形成するウエル領域、そしてチャンネルストッパーとなる領域とを同時に並列に形成するようにしているので、製造工程が低減でき、保護ダイオードもそのウエル領域内に拡散される領域の拡散深さでPN接合とこの間の空乏層の状態を決定できるのでその耐圧が選択できる。
請求項（抜粋）：
P形あるいはN形のいずれか一方が半導体基板の主面に拡散されて並列に形成された第1、第2、第3の領域を有し、前記第1、第2の領域の表面にP形あるいはN形のいずれか他方の領域が拡散されて形成され、前記第1の領域がDSA形のMOSFETのチャネル領域を形成するための第1のウエル領域とされ、前記第2の領域が保護ダイオードを形成するための第2のウエル領域とされてこの第2のウエル領域の内部に前記一方の形の不純物が拡散されて領域が形成されるとともに、前記一方の形の不純物が拡散されて前記第3の領域が素子分離のためのチャネル防止領域として形成され、かつ、前記第2のウエル領域に形成された前記一方の形の領域の拡散深さと不純物濃度とが前記保護ダイオードの耐圧に対応して設定されていることを特徴とする半導体装置。
FI (2件)：
H01L 29/78 321 K
, H01L 29/78 321 D
