特許
J-GLOBAL ID:200903035632900248

記憶システム

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-054706
公開番号(公開出願番号):特開2003-256247
出願日: 2002年02月28日
公開日(公表日): 2003年09月10日
要約:
【要約】【課題】複数の記憶物理デバイスから構成される記憶サブシステムにおいて、ファイル内でのアクセス頻度に偏りがある場合にも、データブロックのアクセス速度の高い記憶物理デバイスを効率よく使用する。【解決手段】ファイルのデータブロックの配置について、予め記憶サブシステム内にポリシを格納しておき、ファイルのデータブロックを格納する際にポリシに対してをファイルのデータを評価し、ポリシの評価結果に基づいてどの物理記憶デバイスに配置するかを決定する。【効果】記憶サブシステム内のアクセス頻度の高いデータブロックをアクセス速度の速い物理記憶物理デバイスに配置することが可能となり、アクセス速度の高い物理記憶デバイスを効率良く使用するという効果を得ることができる。
請求項(抜粋):
複数の記憶物理デバイス、前記複数の記憶物理デバイスへのアクセスを制御する手段、および上位装置と前記記憶物理デバイスの間に設けインターフェースを有する記憶システムにおいて、予め設定した条件に基づいて前記複数の記憶物理デバイスの中から特定の記憶物理デバイスを選択してデータブロックを配置するように設定する手段および前記上位装置からデータの格納要求のアクセスがあった場合に前記設定されている条件に合致するか否か評価する評価手段を設け、前記の評価手段の評価結果が前記の条件に合致する場合には、前記の条件によって選択された前記記憶物理デバイスにデータブロックを配置する処理を行うことを特徴とする記憶システム。
IPC (4件):
G06F 12/00 501 ,  G06F 12/00 ,  G06F 3/06 301 ,  G06F 3/06 304
FI (4件):
G06F 12/00 501 J ,  G06F 12/00 501 H ,  G06F 3/06 301 J ,  G06F 3/06 304 K
Fターム (5件):
5B065BA01 ,  5B065CC03 ,  5B065CH18 ,  5B065ZA15 ,  5B082CA05
引用特許:
審査官引用 (4件)
全件表示
引用文献:
前のページに戻る