特許

J-GLOBAL ID：200903035645022193

半導体装置とその製造方法

発明者： 吉田 浩 ,  大石 哲也
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-195269
公開番号（公開出願番号）：特開2001-024157
出願日： 1999年07月09日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】 容量素子の下部電極についてその低抵抗化を図るとともに優れた耐熱性を確保し、しかも、容量素子の製造工程と他の半導体素子の製造工程とを共有化して製造コストの上昇を抑えた、半導体装置とその製造方法の提供が望まれている。【解決手段】 上部電極33、誘電体膜32、下部電極31からなる容量素子と半導体素子とを有し、半導体素子上の層間絶縁膜に形成された接続孔内に高融点金属材料からなるプラグ9を設けた半導体装置である。プラグ9と同一の高融点金属材料によって容量素子の下部電極の少なくとも一部が形成されている。

請求項（抜粋）：

上部電極、誘電体膜、下部電極からなる容量素子と半導体素子とを有し、前記半導体素子上の層間絶縁膜に形成された接続孔内に高融点金属材料からなるプラグを設けた半導体装置において、前記プラグと同一の高融点金属材料によって前記容量素子の下部電極の少なくとも一部を形成したことを特徴とする半導体装置。

IPC (6件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/28 301 ,  H01L 21/768 ,  H01L 21/8234 ,  H01L 27/06

FI (4件)：

H01L 27/04 C ,  H01L 21/28 301 R ,  H01L 21/90 C ,  H01L 27/06 102 A

Fターム (35件)：

4M104BB30 ,  4M104CC01 ,  4M104GG06 ,  4M104GG10 ,  4M104GG14 ,  4M104GG15 ,  4M104GG19 ,  4M104HH20 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033NN03 ,  5F033VV10 ,  5F033WW02 ,  5F033XX33 ,  5F038AC01 ,  5F038AC05 ,  5F038AC15 ,  5F038AC18 ,  5F038DF01 ,  5F038DF12 ,  5F038EZ17 ,  5F038EZ20 ,  5F048AA09 ,  5F048AB10 ,  5F048AC03 ,  5F048AC05 ,  5F048AC07 ,  5F048AC10 ,  5F048BB05 ,  5F048BB08 ,  5F048BC06 ,  5F048BE03 ,  5F048BG01 ,  5F048CA07