半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：伊東忠彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-122182
公開番号（公開出願番号）：特開平5-326862
出願日： 1992年05月14日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】 CMOSトランジスタを同一基板上に搭載する半導体装置に関し、ノイズ、ラッチアップを低減しつつ高集積化、高速化を可能とする半導体装置を提供することを目的とする。【構成】 p型半導体基板41にnウェル領域42を形成し、そのnウェル領域42内にpチャネルFETQ5 を形成し、nチャネルFETQ6 はnウェル領域48を形成し、その内部に形成されたpウェル領域49内に形成する。

請求項（抜粋）：

第1の導電型のチャネルを持つ第1のトランジスタ(Q5 )と、該第1の導電型とは逆の導電型の第2の導電型のチャネルを持つ第2のトランジスタ(Q6 )とを該第1の導電型の半導体基板(41)上に設けてなる半導体装置において、前記半導体基板(41)上に設けられた前記第2の導電型の第1のウェル領域(42)上に前記第1のトランジスタ(Q5 )を形成すると共に、前記半導体基板(41)上の前記第1のトランジスタ(Q5 )が形成された前記第1のウェル領域(42)とは別の領域に、前記第2の導電型の第2のウェル領域(48)を形成し、該第2のウェル領域(48)内に前記第1の導電型の第3のウェル領域(49)を形成し、該第3のウェル領域(49)上に前記第2のトランジスタ(Q6 )を形成することを特徴とする半導体装置。

前のページに戻る