特許

J-GLOBAL ID：200903035671622816

半導体装置

発明者： 中本 敏弘 ,  前田 敏夫 ,  伊藤 恒夫
出願人/特許権者： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-081460
公開番号（公開出願番号）：特開平6-327237
出願日： 1993年03月16日
公開日（公表日）： 1994年11月25日
要約：

【要約】 (修正有)【目的】 高電圧発生回路及び基板電圧発生回路が近接配置される場合でも、少数キャリアの発生を抑制し、メモリセルの情報保持特性の劣化を防止する。【構成】 パルス信号P1及びP2を同一の発振回路により形成し、内部ノードn1の立ち上がりにともなう正電荷のチャージポンプ動作と内部ノードn3の立ち下がりにともなう負電荷のチャージポンプ動作を互いに重なり合うことなく異なるタイミングで行わせる。これにより、高電圧VCHを形成する高電圧発生回路と基板電圧VBBを形成する基板電圧発生回路が近接配置される場合でも、高電圧発生回路のチャージポンプ容量の一方の電極つまり内部ノードn1の電位が押し上げられることにともなう基板電圧発生回路のチャージポンプ容量の他方の電極つまり内部ノードn4の直下における基板電圧VBBWの上昇を防止することができ少数キャリアの発生を抑制することができる。

請求項（抜粋）：

第1のチャージポンプ容量を含み所定の正電位の内部電圧を形成する第1の内部電圧発生回路と、第2のチャージポンプ容量を含み所定の負電位の内部電圧を形成する第2の内部電圧発生回路とを具備し、かつ上記第1及び第2のチャージポンプ容量によるチャージポンプ動作が互いに重なり合うことなく異なるタイミングで行われることを特徴とする半導体装置。

IPC (4件)：

H02M 3/07 ,  G11C 11/407 ,  H01L 27/04 ,  H01L 27/108

FI (2件)：

G11C 11/34 354 F ,  H01L 27/10 325 R