特許
J-GLOBAL ID:200903035688949231
スイッチトキャパシタ増幅器、および、それを用いた電荷結合素子用アナログインターフェース回路
発明者:
出願人/特許権者:
代理人 (1件):
原 謙三
公報種別:公開公報
出願番号(国際出願番号):特願2002-043783
公開番号(公開出願番号):特開2003-243949
出願日: 2002年02月20日
公開日(公表日): 2003年08月29日
要約:
【要約】【課題】 プロセスバラツキの影響を受けにくいスイッチトキャパシタ増幅器を実現する。【解決手段】 ホールドフェーズにおいて、演算増幅器2の入出力間には、負帰還用キャパシタ6pおよび6mによる2つの負帰還路と、正帰還用キャパシタ12pおよび12mによる2つの正帰還路とが形成される。ここで、ホールドフェーズの前のサンプリングフェーズには、上記各キャパシタ6p・12pには、入力信号V1pに応じた電荷が蓄積され、上記各キャパシタ6m・12mには、入力信号V1mに応じた電荷が蓄積されている。これにより、スイッチトキャパシタ増幅回路1のゲインは、負帰還用キャパシタ6p・6m並びに正帰還用キャパシタ12p・12mの静電容量を、Ca、Cxとすると、(Ca+C)/(Ca-Cx)となり、静電容量比を余り増大させることなく、ゲインを増大させることができる。
請求項(抜粋):
第1の接続点に、それぞれの第1端子が接続された第1および第2キャパシタと、サンプリングフェーズには、上記各キャパシタへ入力信号に応じた電荷を蓄積させると共に、ホールドフェーズには、上記第1の接続点の電荷を維持したまま、上記第1および第2キャパシタの各第2端子の電位を、差動出力として、反対方向に変化させる制御手段とを備えていることを特徴とするスイッチトキャパシタ増幅器。
IPC (3件):
H03F 3/70
, H03F 3/45
, H03H 19/00
FI (3件):
H03F 3/70
, H03F 3/45 B
, H03H 19/00
Fターム (46件):
5J023CA00
, 5J023CB01
, 5J066AA01
, 5J066AA25
, 5J066AA47
, 5J066CA14
, 5J066CA35
, 5J066FA17
, 5J066HA29
, 5J066HA30
, 5J066HA38
, 5J066KA26
, 5J066KA34
, 5J066MA12
, 5J066MA13
, 5J066PD02
, 5J066TA01
, 5J069AA01
, 5J069AA25
, 5J069AA47
, 5J069CA14
, 5J069CA35
, 5J069FA17
, 5J069HA29
, 5J069HA30
, 5J069HA38
, 5J069KA26
, 5J069KA34
, 5J069MA12
, 5J069MA13
, 5J069TA01
, 5J500AA01
, 5J500AA25
, 5J500AA47
, 5J500AC14
, 5J500AC35
, 5J500AF17
, 5J500AH29
, 5J500AH30
, 5J500AH38
, 5J500AK26
, 5J500AK34
, 5J500AM12
, 5J500AM13
, 5J500AT01
, 5J500DP02
引用特許:
前のページに戻る