特許
J-GLOBAL ID:200903035693560822
半導体装置およびその測定方法、ならびに半導体装置の製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2001-013028
公開番号(公開出願番号):特開2002-217258
出願日: 2001年01月22日
公開日(公表日): 2002年08月02日
要約:
【要約】【課題】 スクライブ領域に多数配置されたTEGを測定することにより、半導体装置の歩留まりを向上することのできる技術を提供する。【解決手段】 TEGの各々の端子に接続される第1電極パッドBP1を、半導体基板上の最上層配線で構成された一辺が約0.5μm以下の微小な矩形の孤立パターンとすることにより、第1スクライブ領域SL1に多数のTEGを敷き詰め、第1電極パッドBP1に、先端の曲率半径が0.05μm〜0.8μm程度のナノプローブを接触させることによって、TEGの特性評価または不良解析を行う。
請求項(抜粋):
最上層配線で構成される一辺が0.5μm以下の矩形の第1電極パッドを備えた複数のTEGが、スクライブ領域に配置されていることを特徴とする半導体装置。
IPC (6件):
H01L 21/66
, G01R 31/28
, H01L 21/28
, H01L 21/3205
, H01L 27/04
, H01L 21/822
FI (8件):
H01L 21/66 Y
, H01L 21/66 E
, H01L 21/28 C
, G01R 31/28 U
, H01L 21/88 T
, H01L 21/88 K
, H01L 27/04 E
, H01L 27/04 T
Fターム (89件):
2G132AA00
, 2G132AF01
, 2G132AK02
, 2G132AK07
, 4M104BB01
, 4M104BB17
, 4M104BB20
, 4M104BB25
, 4M104BB30
, 4M104BB32
, 4M104DD02
, 4M104DD04
, 4M104DD16
, 4M104FF13
, 4M104FF14
, 4M104FF18
, 4M104FF22
, 4M104FF37
, 4M104GG09
, 4M104GG10
, 4M104GG13
, 4M104GG19
, 4M104HH20
, 4M106AA01
, 4M106AB01
, 4M106AB15
, 4M106AC05
, 4M106AD02
, 4M106AD06
, 4M106AD09
, 4M106BA01
, 4M106BA03
, 4M106DD03
, 4M106DH50
, 4M106DH55
, 5F033HH04
, 5F033HH08
, 5F033HH11
, 5F033HH19
, 5F033HH26
, 5F033HH27
, 5F033JJ19
, 5F033JJ21
, 5F033JJ32
, 5F033JJ33
, 5F033KK01
, 5F033KK11
, 5F033KK19
, 5F033KK26
, 5F033KK27
, 5F033MM01
, 5F033MM02
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033PP27
, 5F033PP28
, 5F033QQ09
, 5F033QQ10
, 5F033QQ11
, 5F033QQ13
, 5F033QQ16
, 5F033QQ19
, 5F033QQ25
, 5F033QQ37
, 5F033QQ48
, 5F033QQ58
, 5F033RR04
, 5F033RR06
, 5F033RR09
, 5F033RR14
, 5F033RR15
, 5F033SS04
, 5F033SS08
, 5F033SS11
, 5F033SS15
, 5F033TT08
, 5F033VV07
, 5F033VV09
, 5F033VV10
, 5F033WW01
, 5F033XX37
, 5F038BE05
, 5F038CA13
, 5F038DT04
, 5F038DT12
, 5F038DT15
, 5F038EZ20
前のページに戻る