特許

J-GLOBAL ID：200903035710968725

バイフェーズ・マーク極性補正回路

発明者： コー・シー ション
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 松田 正道
公報種別：公開公報
出願番号（国際出願番号）：特願平5-293089
公開番号（公開出願番号）：特開平7-147543
出願日： 1993年11月24日
公開日（公表日）： 1995年06月06日
要約：

【要約】【目的】 補正回路を実現するのに必要なゲートを減少させ、ゲート数が、データ転送速度に応じて増大せず、バイフェーズ・マーク極性補正をより迅速に行い、これにより、データの損失量を減少させ、動作に関するデータに応じて、システムの精度を向上させるバイフェーズ・マーク極性補正回路を提供すること。【構成】 バイフェーズ・マーク符号化信号におけるビット・セルに生じる遷移を検出するための遷移検出器2と、各遷移からのタイミング基準を提供するタイミング・カウンタ3と、タイミング・カウンタ3のカウント値によりトリガを生じるトリガ制御器4と、バイフェーズ・マーク符号化信号及びトリガ信号に基づき、データ・ビット及びビット・クロックを出力する極性補正器及びクロック発生器5とを備える。

請求項（抜粋）：

バイフェーズ・マーク符号化信号におけるビット・セルに生じる遷移を検出するための遷移検出手段と、ビット・セル期間内において遷移が生じないことによって表される論理ゼロを検出するための論理ゼロ検出手段と、ビット・セル境界として検出された、論理ゼロに続く次の遷移を利用するための境界遷移利用手段と、ビット・セル期間内に遷移が生じた場合に論理1を出力し、ビット・セル期間内において遷移の生じない場合に論理ゼロを出力するためのデータ出力手段と、極性が補正されると、セル境界からビット・クロックを出力するビット・クロック出力手段と、を、備えたことを特徴とするバイフェーズ・マーク極性補正回路。