特許

J-GLOBAL ID：200903035720191010

制御回路内蔵絶縁ゲート型半導体装置

発明者： 坂本 光造 ,  吉田 功
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平7-275171
公開番号（公開出願番号）：特開平9-116101
出願日： 1995年10月24日
公開日（公表日）： 1997年05月02日
要約：

【要約】【課題】スイッチング速度の向上、過電流保護動作時のゲート電流低減、過電流保護領域の面積低減を図った制御回路内蔵絶縁ゲート型半導体装置を得る。【解決手段】パワーMOSFET43のゲート91とゲート端子11の間にMOSFET30を接続し、MOSFET30のゲートとソース間にダイオード14を、ドレインとゲート間に抵抗16を接続する。パワーMOSFETに大電流が流れるとMOSFET21にも電流が流れ、MOSFET21とカレントミラー接続されたMOSFET31がオンしてMOSFET30のゲート電圧をソースよりも低くするので、MOSFET30のオン抵抗が高くなる。これにより、パワーMOSFETのゲート91はドレイン電流が規定電流値以下になるように制御できる。パワーMOSFET43をオンするときは、ゲート端子11の電圧が抵抗16を介してMOSFET30のゲートへ印加される。

請求項（抜粋）：

ドレイン端子とゲート端子とソース端子を備えると共に、ドレインをドレイン端子に接続しソースをソース端子に接続したパワーMOSFETと、パワーMOSFETの動作状態を検出するための状態検出ノードと、ドレインをゲート端子に接続しソースをパワーMOSFETのゲートに接続した第1のMOSFETと、状態検出ノードの電圧が増加したときに第1のMOSFETのゲート電圧をパワーMOSFETのゲート電圧より低く制御するゲート制御手段と、を少なくとも有することを特徴とする制御回路内蔵絶縁ゲート型半導体装置。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 29/78

FI (3件)：

H01L 27/04 H ,  H01L 29/78 301 K ,  H01L 29/78 657 G