特許

J-GLOBAL ID：200903035728440949

薄膜トランジスタ及びその製造方法

発明者： 立石 禄則
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (1件)： 津軽 進
公報種別：公開公報
出願番号（国際出願番号）：特願平11-351416
公開番号（公開出願番号）：特開2001-177097
出願日： 1999年12月10日
公開日（公表日）： 2001年06月29日
要約：

【要約】【目的】 TFT製造処理上の負担を軽減し、安価な製造コストで済むことのできる薄膜トランジスタ及びその製造方法を提供する。【構成】 このTFT製造方法は、基板1上に遮光膜3を堆積する工程と、遮光膜3上に、当該トランジスタのチャネルを形成するための半導体膜4を堆積する工程と、遮光膜3及び半導体膜4を同一形状のパターンに同時に形成する工程と、当該パターン化された半導体膜4にそれぞれ接触したソース及びドレイン7,8を形成する工程と、ソース及びドレイン並びに半導体膜を被うように絶縁膜9を形成する工程と、絶縁膜9上の半導体膜4に対応する位置にゲート10を形成する工程と、を有する。

請求項（抜粋）：

ソース電極、ドレイン電極及びゲート電極を有する薄膜トランジスタであって、基板上に形成された遮光膜と、前記遮光膜上に当該遮光膜と同一形状で形成された半導体チャネル領域と、前記ソース電極及び前記ドレイン電極は、前記チャネル領域に接して前記遮光膜及びチャネル領域の両側に配される、薄膜トランジスタ。

IPC (3件)：

H01L 29/786 ,  G02F 1/1365 ,  H01L 21/336

FI (3件)：

H01L 29/78 619 B ,  G02F 1/136 500 ,  H01L 29/78 627 C

Fターム (55件)：

2H092JA25 ,  2H092JA29 ,  2H092JA38 ,  2H092JA42 ,  2H092JA44 ,  2H092JB13 ,  2H092JB23 ,  2H092JB32 ,  2H092JB33 ,  2H092JB38 ,  2H092JB51 ,  2H092KA05 ,  2H092KA07 ,  2H092KA16 ,  2H092KA18 ,  2H092KB24 ,  2H092MA05 ,  2H092MA08 ,  2H092MA14 ,  2H092MA15 ,  2H092MA16 ,  2H092MA18 ,  2H092MA19 ,  2H092MA20 ,  2H092MA27 ,  2H092MA35 ,  2H092MA37 ,  2H092MA41 ,  2H092NA22 ,  2H092NA25 ,  2H092NA27 ,  2H092PA09 ,  5F110AA06 ,  5F110AA07 ,  5F110BB01 ,  5F110DD02 ,  5F110DD11 ,  5F110DD14 ,  5F110EE03 ,  5F110EE04 ,  5F110EE14 ,  5F110EE44 ,  5F110FF03 ,  5F110GG02 ,  5F110GG15 ,  5F110GG45 ,  5F110HK04 ,  5F110HK09 ,  5F110HK16 ,  5F110HL07 ,  5F110NN02 ,  5F110NN24 ,  5F110NN48 ,  5F110NN54 ,  5F110QQ09