特許

J-GLOBAL ID：200903035731720553

電界効果トランジスタおよびその製造方法

発明者： 塩田 昌弘 ,  高橋 直 ,  清水 正文
出願人/特許権者： シャープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-174196
公開番号（公開出願番号）：特開平6-021105
出願日： 1992年07月01日
公開日（公表日）： 1994年01月28日
要約：

【要約】【目的】 InAlAs/InGaAs系電界効果トランジスタの製造工程中にInAlAsショットキー層が酸化されるのを防いでソース・ゲート間直列抵抗の増大や相互コンダクタンスの劣化を抑制する。上記InAlAsショットキー層とゲート電極とで構成するショットキー接合のバリアハイトを高めて、ゲートリーク電流を低減してゲート耐圧を向上させる。【構成】 基板1上に、バッファ層2と、キャリアの導通経路となるべきチャネル層3,4と、アンドープInAlAs層5と、厚さ50Å以下のアンドープInGaAsキャップ層6を順に積層する。各層2,...,6を積層した基板1を、PH3とH2とから生成されたプラズマに晒して、アンドープInAlAs層5にリンを含ませる。InAlAs層5上の所定領域にゲート電極10を設けて、InAlAs層5とゲート電極10とでショットキー接合を構成する。

請求項（抜粋）：

基板上に、キャリアの導通経路となるべきチャネル層とアンドープInAlAs層とが順に積層され、上記アンドープInAlAs層表面の所定領域上にゲート電極を有して、上記アンドープInAlAs層とゲート電極とでショットキー接合を構成する電界効果トランジスタにおいて、上記アンドープInAlAs層表面のうち少なくとも上記ゲート電極直下の領域に、リンが含まれていることを特徴とする電界効果トランジスタ。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/784

FI (2件)：

H01L 29/80 H ,  H01L 29/78 301 B