特許

J-GLOBAL ID：200903035753149027

半導体装置およびその製造方法

発明者： 平林 浩
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-079496
公開番号（公開出願番号）：特開平10-275824
出願日： 1997年03月31日
公開日（公表日）： 1998年10月13日
要約：

【要約】【課題】 信号入出力用パッドに入力されるノイズが内部回路に影響を及ぼすことを防止するために、信号入出力用パッドを遮蔽するための導電膜を備える構成では、この導電膜を形成するための工程が必要であり、製造工程が煩雑なものとなる。【解決手段】 少なくとも一部に半導体基板1と反対導電型の導電層7,9を有する素子を備える半導体装置において、前記反対導電型の導電層を形成するのと同時に信号入出力用パッド14の形成領域に反対導電型導電層7’,9’を形成し、かつ半導体基板1の表面に形成した層間絶縁膜10には反対導電型導電層7’,9’の周囲箇所においてコンタクトホール11’を開口し、層間絶縁膜10の表面上のコンタクトホール11’で囲まれる領域には信号入出力用パッド14を形成し、この信号入出力用パッド14の周囲位置に信号入出力用パッドと同時にコンタクトホール11’に電気接続されるノイズ遮蔽用電極15を形成する。ノイズ遮蔽用の導電層7’,9’を素子の導電層と同時に形成できるため、製造工程が煩雑化されることがない。

請求項（抜粋）：

内部回路に接続される信号入出力用パッドを備える半導体装置において、前記信号入出力用パッドの直下の一導電型半導体基板上に反対導電型導電層が設けられ、この反対導電型導電層には前記半導体基板に対して逆バイアスとなる一定電圧が印加されていることを特徴とする半導体養置。

IPC (5件)：

H01L 21/60 301 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088

FI (4件)：

H01L 21/60 301 P ,  H01L 27/04 H ,  H01L 27/04 E ,  H01L 27/08 102 B