特許

J-GLOBAL ID：200903035762524973

メモリコントローラ

発明者： 佐藤 充 ,  久門 耕一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-372326
公開番号（公開出願番号）：特開2004-206252
出願日： 2002年12月24日
公開日（公表日）： 2004年07月22日
要約：

【課題】デバイス間でデータストリームを転送する場合に、データ転送を高速化すること。【解決手段】メモリコントローラ12は、排他的にのみデータの書き込みおよび読み出しが可能な第一のメモリおよび同時にデータの書き込みおよび読み出しが可能な第二のメモリに受信データを書き込むように制御する書込制御部12aと、第二のメモリに書き込まれた書込データを消去するように制御する消去制御部12bと、第一のメモリおよび第二のメモリに書き込まれた書込データの書き込み状況を管理する管理部12cと、書き込み状況を参照し、読み出し要求に係るデータを第二のメモリから優先的に読み出すように制御する読出制御部12dとを備える。【選択図】 図1

請求項（抜粋）：

所定のデバイスから受信した受信データを所定のメモリに書き込むとともに、他の所定のデバイスからの読み出し要求に応じて前記メモリに書き込まれた書込データを読み出すメモリコントローラであって、 排他的にのみデータの書き込みおよび読み出しが可能な第一のメモリおよび同時にデータの書き込みおよび読み出しが可能な第二のメモリに前記受信データを書き込むように制御する書込制御手段と、 前記第二のメモリに書き込まれた書込データを消去するように制御する消去制御手段と、 前記書込制御手段によって前記第一のメモリおよび前記第二のメモリに書き込まれた前記書込データの書き込み状況を管理する管理手段と、 前記管理手段によって管理された書き込み状況を参照し、前記読み出し要求に係るデータを前記第二のメモリから優先的に読み出すように制御する読出制御手段と、 を備えたことを特徴とするメモリコントローラ。

IPC (2件)：

G06F13/38 ,  G06F13/16

FI (2件)：

G06F13/38 310A ,  G06F13/16 520C

Fターム (5件)：

5B060CB01 ,  5B077BA01 ,  5B077BA02 ,  5B077BA06 ,  5B077DD22