特許

J-GLOBAL ID：200903035770169171

半導体装置

発明者： 白畑 正芳
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-212784
公開番号（公開出願番号）：特開平6-061437
出願日： 1992年08月10日
公開日（公表日）： 1994年03月04日
要約：

【要約】【目的】 ゲート電極とチャネル領域との間に仕事関数差がない場合においても、比較的しきい値電圧の低いMOSFETを提供する。【構成】 同一半導体基板表面に2種類の導電型のMOSFETを有するCMOS構造において、少なくとも一方のゲート絶縁膜6の材料として、PZTなどの比誘電率の高い誘電体膜を用いる。この構造により、ゲート絶縁膜6の静電容量が大きくなり、その表裏間の電位差が低減され、その結果としてしきい値電圧が低減される。

請求項（抜粋）：

半導体基板と、この半導体基板の表面から所定の深さにかけて形成された第1導電型ウェルおよび第2導電型ウェルと、前記第1導電型ウェル表面に形成された第1のゲート絶縁膜と、前記第2導電型ウェル表面に形成された第2のゲート絶縁膜と、前記第1導電型ウェル表面において、所定幅の第1のチャネル領域を挟む位置に形成された一対の第2導電型不純物領域と、前記第2導電型ウェル表面において、所定幅の第2のチャネル領域を挟む位置に形成された一対の第1導電型不純物領域と、前記第1のチャネル領域上に、前記第1のゲート絶縁膜を介在させて形成された第1のゲート電極と、前記第2のチャネル領域上に、前記第2のゲート絶縁膜を介在させて形成された第2のゲート電極とを備え、前記第1のゲート絶縁膜と前記第2のゲート絶縁膜とは、互いに異なる所定の比誘電率を有する異なる誘電体材料からなる半導体装置。