特許

J-GLOBAL ID：200903035780798835

パイプライン型A/D変換器

発明者： 田北 慎太郎
出願人/特許権者： 新日本無線株式会社
代理人 (1件)： 長尾 常明
公報種別：公開公報
出願番号（国際出願番号）：特願2006-140300
公開番号（公開出願番号）：特開2007-312195
出願日： 2006年05月19日
公開日（公表日）： 2007年11月29日
要約：

【課題】比較器のしきい値がVref/4未満で変動してもオーバーレンジ表示に異常が生じることがないようにしたパイプライン型A/D変換器を提供する。【解決手段】第1ステージと第2ステージを有し±Vrefの電圧範囲でA/D変換を行うパイプライン型A/D変換器において、第1ステージの出力電圧Voutが比較器21〜24で決まる4分割電圧領域の最高電圧領域を超えたとき出力を能動にする比較器24と、該4分割電圧領域の最低電圧領域を下回ったとき出力を能動にする比較器25とを設け、第1ステージの入力電圧Vinが比較器12,13で決まる3分割電圧領域の最高電圧領域に属し、且つ比較器24が能動になったとき、又は、第1ステージの入力電圧Vinが前記3分割電圧領域の最低電圧領域に属し、且つ前記比較器25の出力が能動になったとき、オーバーレンジ表示を行う。【選択図】図1

請求項（抜粋）：

±Vrefの電圧範囲を3つに分割した3分割電圧領域のいずれに入力電圧が属するかに応じて1.5ビットのデジタル出力信号を出力するとともに前記入力電圧の2倍の電圧にVrefを加算した出力電圧、前記入力電圧の2倍の出力電圧、又は前記入力電圧の2倍の電圧からVrefを減算した出力電圧を出力する第1ステージと、±Vrefの電圧範囲を4つに分割した4分割電圧領域のいずれに前記第1ステージの前記出力電圧が属するかに応じて2ビットのデジタル出力信号を出力する第2ステージと、前記第1ステージの前記デジタル出力信号を所定時間だけ遅延した信号と前記第2ステージの前記デジタル出力信号とを加算して3ビットのデジタル信号を出力する加算器と、を備えるパイプライン型A/D変換器において、 前記第1ステージの前記出力電圧が前記4分割電圧領域の最高電圧領域を超えたとき出力を能動にする第1の検出手段と、前記第1ステージの前記出力電圧が前記4分割電圧領域の最低電圧領域を下回ったとき出力を能動にする第2の検出手段とを設け、 前記第1ステージの前記入力電圧が前記3分割電圧領域の最高電圧領域に属し、且つ前記第1の検出手段の出力が能動になったとき、又は、前記第1ステージの前記入力電圧が前記3分割電圧領域の最低電圧領域に属し、且つ前記第2の検出手段の出力が能動になったとき、オーバーレンジを示すことを特徴とするパイプライン型A/D変換器。

IPC (1件)：

H03M 1/14

FI (1件)：

H03M1/14 A

Fターム (8件)：

5J022AA15 ,  5J022AB01 ,  5J022BA04 ,  5J022CB01 ,  5J022CB06 ,  5J022CC04 ,  5J022CE04 ,  5J022CF01