特許
J-GLOBAL ID：200903035787138431
薄膜トランジスタパネル
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-165965
公開番号（公開出願番号）：特開平7-072508
出願日： 1993年06月14日
公開日（公表日）： 1995年03月17日
要約：
【要約】【目的】保護絶縁膜の成膜を良好な膜質が得られる加熱成膜で行なっても、その成膜時に上層ラインの端子部に突起が発生することはないTFTパネルを提供する。【構成】下層ラインであるアドレスラインと上層ラインであるデータラインとのうち少なくとも上層のデータライン32の端子部32aにスリット33を設け、この端子部32aを、前記スリット33の端部の外側において局部的に互いに連続する複数の領域A1 ,A2 に分割した。
請求項（抜粋）：
絶縁性基板の上に、薄膜トランジスタと、前記基板上に配線されて前記薄膜トランジスタにゲート信号またはデータ信号を供給する下層ラインと、前記基板上に形成した絶縁膜の上に配線されて前記薄膜トランジスタにデータ信号またはゲート信号を供給する上層ラインとを設けるとともに、前記上層ラインを保護絶縁膜で覆い、この保護絶縁膜に、前記上層ラインの端子部をその周縁部を除いて露出させる開口を形成した薄膜トランジスタパネルにおいて、前記下層ラインと上層ラインとのうち少なくとも上層ラインの端子部を、局部的に互いに連続する複数の領域に分割したことを特徴とする薄膜トランジスタパネル。
IPC (3件)：
G02F 1/136 500
, G02F 1/1343
, H01L 29/786
