特許
J-GLOBAL ID：200903035807859157
容量素子形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-290847
公開番号（公開出願番号）：特開2002-100732
出願日： 2000年09月25日
公開日（公表日）： 2002年04月05日
要約：
【要約】【課題】 トランジスタを用いることなく、面積効率良好に容量素子を形成でき、且つ配線と配線との間にも所定の容量を形成すること。【解決手段】 同一配線層に配線されている少なくとも2本の配線を近接して平行に配置する。近年の半導体集積回路の微細化により前記2本の配線は極めて近距離に配置することができ、十分大きな線間容量を得ることができるため、この線間容量を容量素子とすることができる。それ故、従来の如く、異なる層間に平行平板コンデンサを形成する場合に比べて、面積効率良く容量素子を形成することができる。また、トランジスタを用いることなく、容量素子を作ることができるため、回路を簡単化することができると共に、線間容量であるため、配線と配線との間に所定の容量を形成することもできる。
請求項（抜粋）：
半導体集積回路に容量素子を形成する容量素子形成方法において、同一配線層に配線されている少なくとも2本の配線を近接配置することにより生じる線間容量を、容量素子とすることを特徴とする容量素子形成方法。
IPC (2件)：
Fターム (3件)：
5F038AC14
, 5F038CD02
, 5F038CD13
