特許

J-GLOBAL ID：200903035808329569

ATMにおける回線品質測定方式

発明者： 八田 裕之 ,  宮本 直行 ,  嶋田 弘僧 ,  松田 高男 ,  兵頭 竜二 ,  田中 堅二 ,  関端 理
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-102675
公開番号（公開出願番号）：特開平5-300171
出願日： 1992年04月22日
公開日（公表日）： 1993年11月12日
要約：

【要約】【目的】ATMを用いたネットワークにおける回線品質の測定方式に関し、対向するノード間または端末間の回線品質測定を可能にすることを目的とする。【構成】受信したATMセルに対してVPごとにATMヘッダによって同期をとるHEC同期回路部1と、ATMヘッダのビットエラーの検出と訂正とを行うエラー検出/訂正部2とを有するATMのノード12において、同期状態検出部3を設けて、HEC同期回路部1が同期状態にあることを検出し、エラーカウント部4を設けて、同期状態検出時イネーブルにしてエラー検出/訂正部2において検出されたエラービット数をカウントし、BER算出部5を設けて、同期状態にある時間とデータを取り込むクロック速度とから求められた同期状態における全ビット数と、カウントされたエラービット数とからビットエラーレートを算出することによって構成する。

請求項（抜粋）：

受信したATMセルに対してVPごとにATMヘッダによって同期をとるHEC同期回路部(1)と、該ATMヘッダのビットエラーの検出と訂正とを行うエラー検出/訂正部(2)とを有するATMのノード(12)において、前記HEC同期回路部(1)が同期状態にあることを検出する同期状態検出部(3)と、該同期状態検出時イネーブルにされて前記エラー検出/訂正部(2)において検出されたエラービット数をカウントするエラーカウント部(4)と、前記同期状態にある時間とデータを取り込むクロック速度とから求められた同期状態における全ビット数と、前記カウントされたエラービット数とからビットエラーレートを算出するBER算出部(5)とを設けたことを特徴とするATMにおける回線品質測定方式。

IPC (3件)：

H04L 12/48 ,  H04L 12/26 ,  H04L 29/14

FI (3件)：

H04L 11/20 Z ,  H04L 11/12 ,  H04L 13/00 313