特許

J-GLOBAL ID：200903035827628151

半導体装置の製造方法

発明者： 白崎 正弘
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-214021
公開番号（公開出願番号）：特開平5-055357
出願日： 1991年08月27日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】 半導体装置の製造方法、特に張り合わせSOI基板にトレンチ型素子分離帯を形成する方法に関し、素子形成領域内に素子分離帯形成に起因する結晶欠陥が発生するのを防止することを目的とする。【構成】 半導体基板1の素子分離領域に表面から所定の深さのトレンチ1Bを形成する工程と、少なくとも該トレンチ1Bの底部にストッパ膜2を形成する工程と、該半導体基板1の表面に絶縁膜3を介して支持基板4を張り付ける工程と、該半導体基板1を裏面から研磨して該トレンチ1B底部に形成された該ストッパ膜2を表出させる工程とを、この順に有するように構成する。

請求項（抜粋）：

半導体基板(1) の素子分離領域に表面から所定の深さのトレンチ(1B)を形成する工程と、少なくとも該トレンチ(1B)の底部にストッパ膜(2) を形成する工程と、該半導体基板(1) の表面に絶縁膜(3) を介して支持基板(4) を張り付ける工程と、該半導体基板(1) を裏面から研磨して該トレンチ(1B)底部に形成された該ストッパ膜(2) を表出させる工程とを、この順に有することを特徴とする半導体装置の製造方法。