特許
J-GLOBAL ID：200903035829573125
半導体パッケージおよび半導体チップ
発明者：
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-136979
公開番号（公開出願番号）：特開2001-319997
出願日： 2000年05月10日
公開日（公表日）： 2001年11月16日
要約：
【要約】【課題】 配線パターンを簡易化することにより、低コストで歩留りの高い半導体パッケージを提供する。【解決手段】 半導体チップと複数の単層配線インターポーザを順次階層的に接続し、単層配線インタポーザ上のアウターバンプパッドの間隔を半導体チップの電極ピッチの整数倍として、それぞれの単層配線インターポーザの配線パターンを単純化する。また、予め各機能が与えられているアウターバンプの配置に基づいて半導体チップ側の電極パッド配置を決定することにより、マザーボード上の配線の自由度を高くする。
請求項（抜粋）：
所定ピッチの電極パッドを有する半導体チップと、前記半導体チップの電極パッドに対しアウターバンプパッドを介して順次階層的に接続され、前記各層のアウターバンプパッドの間隔が前層のアウターバンプパッドの間隔より大きく設定された複数の単層配線インターポーザと、を備えたことを特徴とする半導体パッケージ。
IPC (2件)：
FI (2件)：
H01L 23/32 D
, H01L 23/12 L
