特許
J-GLOBAL ID：200903035859670443
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-133635
公開番号（公開出願番号）：特開平10-326893
出願日： 1997年05月23日
公開日（公表日）： 1998年12月08日
要約：
【要約】 (修正有)【課題】 半導体装置の微細化にともなうゲート電極とソース/ドレイン間の電気的短絡が防止され、信頼性が高められた半導体装置を提供する。また、このような半導体装置を容易に作製できる製造方法を提供する。【解決手段】 一導電型半導体基板上に、素子形成領域を区画する素子分離領域2と、該素子形成領域の表面に設けられたゲート絶縁膜3と、該ゲート絶縁膜上に設けられ結晶粒界にガス元素8が充填された多結晶シリコン4及び金属シリサイド膜5を有するゲート電極と、該ゲート電極に整合して前記素子形成領域に設けられ逆導電型のソース・ドレイン領域7を設ける。
請求項（抜粋）：
一導電型半導体基板上に、素子形成領域を区画する素子分離領域と、該素子形成領域の表面に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられ結晶粒界にガス元素が充填された多結晶シリコン及び金属シリサイド膜を有するゲート電極と、該ゲート電極に整合して前記素子形成領域に設けられ逆導電型のソース・ドレイン領域を有することを特徴とする半導体装置。
IPC (3件)：
H01L 29/78
, H01L 21/28 301
, H01L 21/336
H01L 29/78 301 G
, H01L 21/28 301 T
, H01L 29/78 301 P
