特許
J-GLOBAL ID：200903035889013994
半導体装置のレイアウト方法
発明者：
出願人/特許権者：
代理人 (1件)：
後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-047431
公開番号（公開出願番号）：特開平9-246388
出願日： 1996年03月05日
公開日（公表日）： 1997年09月19日
要約：
【要約】【課題】 均等な配線長で高速にデータ信号線及び制御信号線を直線的に配線して機能セルを配置可能な半導体装置のレイアウト方法を提供すること。【解決手段】 このレイアウト方法は、所定数の機能セルを規則性を持たせて配置構成するもので、配置構成に要する回路接続情報であるネットリスト1を読み込む段階(ステップS1)と、ネットリスト1を参照して所定数の機能セルを共通するデータ信号及び制御信号の何れかに基づいてグループ分化を行う段階(S2)と、共通するデータ信号及び制御信号の配列順序付けを行う段階(S3)と、共通するデータ信号及び制御信号の何れかに基づいてグループ毎での機能セルの並び換えを行う段階(S4)と、並び換えされた機能セルの相対位置リスト2を出力する段階(S5)と、セルライブラリ3から読み込んだサイズ情報及び相対位置リスト2に基づいて機能セル配置を行う段階(S6)とを有する。
請求項（抜粋）：
所定数の機能セルを規則性を持たせて配置構成する半導体装置のレイアウト方法において、前記配置構成に要する回路接続情報であるネットリストを読み込むネットリスト読み込み段階と、前記ネットリストを参照して前記所定数の機能セルを共通するデータ信号及び制御信号の何れかに基づいてグループ分化を行うグループ分け段階と、前記共通するデータ信号及び前記制御信号の配列順序付けを行う信号順序化段階と、前記共通するデータ信号及び前記制御信号の何れかに基づいてグループ毎での機能セルの並び換えを行うセル並び換え段階と、前記並び換えされた機能セルの相対位置リストを出力する相対位置リスト出力段階と、読み込んだサイズ情報及び前記相対位置リストに基づいて機能セル配置を行う機能セル配置段階とを有することを特徴とする半導体装置のレイアウト方法。
IPC (2件)：
FI (2件)：
H01L 21/82 C
, G06F 15/60 658 A
