特許

J-GLOBAL ID：200903035903444375

小型半導体の実装構造および小型半導体装置

発明者： 谷内 正一
出願人/特許権者： 株式会社ピーエフユー
公報種別：公開公報
出願番号（国際出願番号）：特願2000-028206
公開番号（公開出願番号）：特開2001-217346
出願日： 2000年02月04日
公開日（公表日）： 2001年08月10日
要約：

【要約】【課題】 本発明は、BGAやCSPなどリードレスの小型半導体を小型半導体装置のパッケージに構成するために、外部接続端子を形成するセラミックなどでなるプリント配線板に小型半導体を例えばリフローソルダリングで表面実装する、あるいはBGAやCSPなどリードレスの小型半導体を直接樹脂でなるプリント配線板に例えばリフローソルダリングで表面実装する、小型半導体の実装構造および小型半導体装置に関し、接続信頼性の高い構造を具備する小型半導体の実装構造および小型半導体装置に関するものである。【解決手段】 本発明は、プリント配線板に形成する小型半導体を表面接続実装するフットプリントは、所定環境温度で小型半導体の電極と対向する位置に予め設定する。

請求項（抜粋）：

小型半導体を小型半導体装置のパッケージに構成するために、外部接続端子を形成するプリント配線板に小型半導体を表面実装する、あるいは小型半導体を直接プリント配線板に表面実装する小型半導体の実装構造において、プリント配線板(1)に形成する小型半導体(2)を表面接続実装するフットプリント(3)は、所定環境温度で小型半導体(2)の電極(4)と対向する位置に予め設定する、ことを特徴とする小型半導体の実装構造。

IPC (3件)：

H01L 23/12 ,  H05K 1/18 ,  H05K 3/34 501

FI (3件)：

H05K 1/18 J ,  H05K 3/34 501 Z ,  H01L 23/12 F

Fターム (16件)：

5E319AA03 ,  5E319AB05 ,  5E319AC02 ,  5E319AC04 ,  5E319AC11 ,  5E319CC33 ,  5E319GG11 ,  5E336AA04 ,  5E336AA16 ,  5E336BB15 ,  5E336BB18 ,  5E336BC34 ,  5E336CC32 ,  5E336CC58 ,  5E336EE01 ,  5E336GG14