特許
J-GLOBAL ID：200903035909778950
DAC組込型アクチュエーテッドミラーアレイ用駆動回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
杉村 暁秀 (外6名)
公報種別：公表公報
出願番号（国際出願番号）：特願平8-515936
公開番号（公開出願番号）：特表平10-508953
出願日： 1995年11月10日
公開日（公表日）： 1998年09月02日
要約：
【要約】M×N個の薄膜アクチュエーテッドミラーアレイに於いて、各アクチュエーテッドミラーを一列に駆動させる駆動回路は順次付け信号を発生する順次付け信号発生回路と、対応数のラッチ回路と、対応数のディジタル/アナログ変換器とを備え、データ信号は各ラッチ回路によって順にラッチされ、ラッチされた各データ信号は、その入力信号を所定の動作電圧範囲で、数多くの異なる階調値のうちのいずれか一つに変換する、アナログ/ディジタル変換器に同時に供給される。
請求項（抜粋）：
各々が、入射光線を反射し、スイッチング素子に接続されており、各スイッチング素子が同一列でターンオンされる時、該スイッチング素子を通じて印加された電圧信号に応じて変形を起こして、該入射光線に対する反射光線の光路を偏向させる、M×N個の薄膜アクチュエーテッドミラーのアレイに於ける各薄膜アクチュエーテッドミラーを一列に駆動するための駆動回路であって、前記M及びNは、各々該アレイに於いて列及び行を表し、正の整数であり、 各々が、走査パルスによって走査され、前記N個のnビットデータ信号に分けられる複数のラインビデオ信号を有する、ディジタル形態の映像信号を格納し、順に出力する格納手段と、 前記走査パルスからクロックパルスを求めて、前記N個の薄膜アクチュエーテッドミラーの各々を同一列で駆動させる駆動手段と、 前記走査パルスから、各々が関連した持続時間を有する、第1パルス及びそれに後続する第2パルスを備えるデータ制御信号を発生する制御信号発生手段であって、前記第1パルスの持続時間間に前記N個のnビットデータ信号が利用可能である、前記制御信号発生手段と、 イネーブル信号を発生するイネーブル信号発生手段と、 各々がほぼ同一の構成からなり、前記イネーブル信号によって順にイネーブルされ、前記予め決められた数のアクチュエーテッドミラーに対応数の前記nビットデータ信号が個別に供給されるように、前記予め決められた数のアクチュエーテッドミラーを同一列で個別に駆動させる、複数の駆動手段とを有し、 前記駆動手段の各々が、 前記走査パルス及び前記イネーブル信号を用いて、前記対応数の前記nビットデータ信号が順次的に受信されるようにする、順次付け信号を発生する順次付け信号発生手段と、 各々が、前記順次付け信号に応じて、前記対応数の前記nビットデータ信号のうちのいずれか一つを一時的に格納する対応数の入力ラッチを有するラッチ手段と、 各々が、前記第1パルスから前記第2パルスへの遷移に同期して、前記各ラッチ手段からの前記nビットデータ信号を同時に出力する対応数の伝送ゲートを有する伝送ゲート手段と、 各々が、前記各伝送ゲート手段からの前記nビットデータ信号をそれに比例するアナログ電圧値に変換する対応数の変換器を有する変換手段と、 各々が、前記アナログ電圧値を増幅して前記予め決められた数のアクチュエーテッドミラーの各々に供給されるべき前記電圧信号を発生する対応数の増幅器を有する増幅手段 とを含むことを特徴とする薄膜アクチュエーテッドミラー用駆動回路。
IPC (4件)：
G09G 3/34
, G09F 9/37
, H04N 5/74
, G02B 26/08
G09G 3/34 Z
, G09F 9/37 A
, H04N 5/74 B
, G02B 26/08 E
