特許

J-GLOBAL ID：200903035918125098

薄膜誘電体素子およびその製造方法

発明者： 出羽 光明 ,  今井 馨太郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平10-157093
公開番号（公開出願番号）：特開平11-354381
出願日： 1998年06月05日
公開日（公表日）： 1999年12月24日
要約：

【要約】【課題】 半導体記憶装置において、リーク電流増大、誘電体および電極界面でのイオン欠損および界面準位を抑制するように、下部電極が単結晶で、且つ電荷蓄積容量を十分確保できる立体の薄膜誘電体素子を提供するものである。【解決手段】 基板1上に酸化膜等の絶縁膜2が堆積され、この絶縁膜2中にW等の金属でコンタクト電極3が形成されている。コンタクト電極3の上に、コンタクト電極3が露出しないようにTiN、Ti0.7Al0.3N等のチタン窒化膜であるバリア層4が、絶縁膜2よりも突出するように形成されている。バリア層4を覆うように、単結晶のSrRuO3である下部電極5が形成されている。下部電極5上を覆うようにBaXSr1-XTiO3(0≦X≦1)である誘電体6が形成され、さらに誘電体6上にSrRuO3である上部電極7が形成され、全酸化物薄膜誘電体素子を形成している。

請求項（抜粋）：

基板と、前記基板上に形成された絶縁膜と、前記絶縁膜に形成されたコンタクト孔内に形成され、且つ前記コンタクト孔内から前記絶縁膜上に突出形成されたコンタクト電極と、前記コンタクト電極を覆うように形成された下部電極と、前記下部電極を覆うように形成された誘電体と、前記誘電体を覆うように形成された上部電極とを具備することを特徴とする薄膜誘電体素子。

IPC (6件)：

H01G 4/33 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01G 4/06 102 ,  H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 651