特許
J-GLOBAL ID:200903035933125258
半導体保護回路及びその装置
発明者:
出願人/特許権者:
代理人 (1件):
則近 憲佑
公報種別:公開公報
出願番号(国際出願番号):特願平5-230678
公開番号(公開出願番号):特開平7-086585
出願日: 1993年09月17日
公開日(公表日): 1995年03月31日
要約:
【要約】【構成】 入出力端子1とPMOSトランジスタ2のドレインと接続される。PMOSトランジスタ2のゲートは制御端子5に接続され、ソースは寄生容量(ジャンクションコンデンサ4)を持ったダイオード3のカソードと接続される。ダイオード3のアノードは最低電位と接続される。入出力端子1とPMOSトランジスタ2のドレインとの接続点には内部回路が接続される。内部回路が動作状態にあるときは制御端子5がオンの状態であり、内部回路が非動作状態にあるときは制御端子5がオフの状態というように連動される。【効果】 本発明により、静電破壊に対する信頼性を損なわず、高周波特性が良好であり、かつ高い集積度を得ることができ、信号電荷のロスのない半導体保護回路および装置を得ることができる。
請求項(抜粋):
ソース、ドレインのうち一方が入出力端子に接続されるデプレッション型MOSトランジスタと、このデプレッション型MOSトランジスタのソース、ドレインのうち一方に接続される内部回路と、前記デプレッション型MOSトランジスタのゲートに接続される制御端子と、カソードが前記デプレッション型MOSトランジスタのソース、ドレインのうち他方に接続され、アノードが最低電位に接続される整流回路とを具備することを特徴とする半導体保護回路。
IPC (3件):
H01L 29/78
, H01L 27/04
, H01L 21/822
FI (2件):
H01L 29/78 301 K
, H01L 27/04 H
前のページに戻る