特許
J-GLOBAL ID：200903035944846976
フレキシブルバス型ICメモリ
発明者：
出願人/特許権者：
代理人 (1件)：
滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-085713
公開番号（公開出願番号）：特開平11-283372
出願日： 1998年03月31日
公開日（公表日）： 1999年10月15日
要約：
【要約】【課題】 本発明はICメモリのパッケージの端子数の削減及び消費電力の削減を目的としている。【解決手段】 本発明のフレキシブルバス型ICメモリは、データとアドレスとが多重化したアクセスバス108に接続されアドレス領域103とデータ領域104を有するアクセスレジスタ102と、外部からの制御コマンドに対応してアクセス速度を優先している場合は、アクセスバス108とデータ領域104のビット幅を低消費電力優先の場合よりも大きくし、さらに、動作する出力バッファ110の数を制御するアクセス制御部111で構成される。この構成により、ICメモリの大容量化の場合でも、パッケージの小型化と低消費電力を得られる。
請求項（抜粋）：
少なくとも1つのモードパラメータと制御パラメータとを格納する少なくとも1つのコントロールレジスタと、ビット幅可変のアドレスを格納するアドレス領域及びビット幅可変のデータを格納するデータ領域を備えたアクセスレジスタと、前記アドレス領域から読み出した直前のアドレスを保持しているカレントアドレスレジスタと、前記アドレス領域に格納されているアドレスと前記カレントアドレスとから前記メモリ素子アレイのアドレスを生成するアドレス生成手段と、前記コントロールレジスタに格納されたパラメータに応じて前記アドレス領域に格納されたアドレスビット幅と前記データ領域に格納されたデータビット幅と前記メモリ素子アレイのデータバスビット幅を制御するアクセス制御部を備えたことを特徴とするフレキシブルバス型ICメモリ。
IPC (3件)：
G11C 11/41
, G06F 12/06 521
, G11C 11/401
G11C 11/34 301 D
, G06F 12/06 521 G
, G11C 11/34 371 K
