タイミング発生器の校正方法及び校正装置

発明者：
出願人/特許権者：
代理人 (1件)：草野卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-116497
公開番号（公開出願番号）：特開平9-304488
出願日： 1996年05月10日
公開日（公表日）： 1997年11月28日
要約：

【要約】【課題】 CMOS構造のICによって構成されるタイミング発生器のタイミング設定値を正しく校正する。【解決手段】 CMOS型IC内を一定温度に保持するための保温回路を具備したタイミング発生器を自走発振させ、この自走発振周期を測定してタイミング発生器に設定した遅延時間を測定し、遅延時間を校正する場合に、自走発振ループ内に遅延時間が異なる固定遅延素子を順次接続し、保温回路に与えているクロックにより影響を受ける領域をずらし、領域を移動させることにより、タイミング発生器のタイミング設定範囲の全てにわたって正しい遅延値を測定可能とした。

請求項（抜粋）：

タイミング発生器の出力と入力間を帰還回路で接続し、自走発振させてタイミング発生器に設定した遅延時間を測定し、遅延時間を校正する校正方法において、自走発振ループ内に遅延時間が異なる固定遅延素子を選択的に挿入し、この固定遅延素子の接続によって上記タイミング発生器に近接して設けられた回路に与えられるクロックの影響を受ける遅延領域を移動させ、上記クロックの影響を受ける遅延領域の移動によって上記タイミング発生器に設定する遅延設定範囲の全範囲にわたって正しい遅延時間を測定できるようにしたことを特徴とするタイミング発生器の校正方法。

IPC (2件)：

G01R 31/3183 , G01R 35/00

FI (2件)：

G01R 31/28 Q , G01R 35/00 L

前のページに戻る