特許
J-GLOBAL ID：200903035985854452
選択回路
発明者：
出願人/特許権者：
代理人 (1件)：
宮園 純一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-134250
公開番号（公開出願番号）：特開平5-304455
出願日： 1992年04月27日
公開日（公表日）： 1993年11月16日
要約：
【要約】【目的】 遅延時間はスイッチング手段の1個分の遅延時間だけとし、選択動作の高速化を図る。【構成】 例えば、選択入力信号SA,SBは変化せず、入力信号Aがローレベルからハイレベルに変化する時、トランジスタ5aはON状態に変化するが、トランジスタ5bは既にON状態になっていて、gndからの信号は既にトランジスタ5bを通過している。これによってトランジスタ5aがON状態に変化する時、gndからの信号はトランジスタ5aを通過するだけで、出力信号OBのラインに伝えられる。したがって、本回路の遅延時間は、トランジスタの1個分の遅延時間となる。
請求項（抜粋）：
1つ以上の選択入力信号によって複数の入力信号の内から1つの入力信号を選択し、この入力信号の反転信号を出力する選択回路において、与えられた入力信号がローレベルである場合に導通状態となる第1のスイッチング手段と、上記与えられた入力信号を選択すべき場合に与えられた選択入力信号によって導通状態となる第2のスイッチング手段とが直列に接続され、この直列に接続されて構成された回路の一方端がハイレベル電源に接続され、他方端が選択結果の出力となるように構成され、更に、与えられた入力信号がハイレベルである場合に導通状態となる第3のスイッチング手段と、上記与えられた入力信号を選択すべき場合に与えられた選択入力信号によって導通状態となる第4のスイッチング手段とが直列に接続され、この直列に接続されて構成された回路の一方端がローレベル電源に接続され、他方端が選択結果の出力となるように構成されたことを特徴とする選択回路。
IPC (2件)：
引用特許：
前のページに戻る
