特許
J-GLOBAL ID：200903036003873960
映像信号処理回路
発明者：
出願人/特許権者：
代理人 (1件)：
田中 常雄
公報種別：公開公報
出願番号（国際出願番号）：特願平3-336991
公開番号（公開出願番号）：特開平5-176333
出願日： 1991年12月19日
公開日（公表日）： 1993年07月13日
要約：
【要約】【目的】 消費電力を低減し、ディジタル処理回路を小型化する。【構成】 A/D変換器12は、撮像素子10の出力をディジタル信号に変換する。ライン・メモリ14,16により1H前及び2H前の信号を生成し、同時化回路18が同時化し、マトリクス演算回路20が同時化回路18の出力からRGB信号を生成する。垂直ブランキング検出回路26は複合同期信号Csyncから垂直ブランキング期間を検出し、垂直ブランキング期間の間、A/D変換器12及びライン・メモリ14,16を電源オフ状態にする。
請求項（抜粋）：
アナログ映像信号をディジタル信号に変換するA/D変換手段と、当該A/D変換手段の出力を時間遅延し、所定数の水平ライン信号を形成する遅延手段と、当該A/D変換手段及び当該遅延手段の出力から所定形式の映像信号を生成するディジタル演算手段と、垂直ブランキング期間、当該A/D変換手段及び当該遅延手段の少なくとも一方を、通常時より少ない消費電力状態にする制御手段とからなることを特徴とする映像信号処理回路。
引用特許：
前のページに戻る
